Die seit Ende 1996 erhältliche SDRAM-Technologie hat sich vor allem durch die intensive Unterstützung seitens Intel schnell durchgesetzt und beherrscht heute den Speichermarkt. Die Besonderheit von SDRAM ist, dass alle Ein- und Ausgangssignale synchronisiert zum Systemtakt des Rechnersystems ablaufen. Prozessor, Chipsatz und der Speicher kommunizieren also über ein Bussystem, das synchron mit der gleichen Frequenz getaktet ist.
alt
Die älteren DRAM-Typen, wie FPM, EDO und BEDO arbeiten alle asynchron zum Systemtakt. Für eine Datenübertragung ist deshalb ein Handshaking-Verfahren zwischen Prozessor und Speichersteuerung notwendig. Ein Lesevorgang läuft wie folgt: Der Prozessor signalisiert der Speichersteuerung durch das ADS-Signal, dass eine Adresse anliegt. Wenn nach dem Lesezyklus die Daten am Ausgang des DRAMs bereitliegen, teilt die Speichersteuerung dem Prozessor dies mit dem Signal BRDY mit. Erst dann liest der Prozessor die Daten ein. Dazwischen ist die CPU im Leerlauf und führt Wartezyklen aus. Zwar können auch BEDO-DRAMs die Daten ohne Wartezyklen liefern, aber nur bis zu einem Systemtakt von 66 MHz. SDRAM steigt bei dieser Taktfrequenz erst ein und kann aktuell mit bis zu 133 MHz synchron zum System arbeiten.
neu
Intern sind SDRAM-Bausteine aus zwei unabhängigen Speicherbänken aufgebaut. Durch die Dual-Bank-Architektur kann jeweils eine Bank schon vorgeladen werden (Precharge), während die andere Bank einen Lese- oder Schreibzugriff durchführt. Die Precharge Time lässt sich somit nach außen hin verstecken und fällt zeitlich nicht ins Gewicht, weil die Zugriffe meist abwechselnd auf die Bänke erfolgen. Aktuelle SDRAMs besitzen je nach Kapazität sogar vier interne Speicherbänke. Anders als bei bisherigen DRAM-Konzepten erfolgt mit dem Anlegen der Zeilen- und Spaltenadresse gleichzeitig noch eine Befehlsübermittlung an das SDRAM. Das interne Befehlsregister des Speichers kann nun selbstständig die weiteren Abläufe steuern. So generiert das SDRAM, ähnlich wie BEDO-DRAM, bei einem Burst-Zugriff die nachfolgenden Adressen intern und führt einen alternierenden und überlappenden Zugriff auf die beiden Speicherbänke durch. Durch dieses Pipelining ist es dem SDRAM möglich, mit jedem Takt gültige Daten am Ausgang bereitzustellen. Das Timing von SDRAM bei einem Burst-Lesezugriff sehen Sie im Bild . SDRAMs müssen für den Betrieb konfiguriert sein. In einem Mode-Register sind verschiedene Parameter wie Timings, Burst-Längen und Refresh-Art programmiert.
Die Theorie
Das Initialisieren eines Lesezugriffs erfordert allerdings, abhängig vom Chipsatz, nach wie vor mindestens fünf Takte. Gegenüber den bisherigen DRAM-Konzepten hat sich hier auch bei SDRAM nichts geändert. Erst im Burst-Mode erfolgt der Datentransfer mit jedem Takt. SDRAM beherrscht damit ein Burst-Timing von 5-1-1-1. Bei einer Bustaktfrequenz von 66 MHz bedeutet dies gegenüber BEDO-Speichern noch keinen Bandbreitengewinn. So erreichen SDRAMs der ersten Generation mit ihrer maximalen Taktfrequenz von 66 MHz auch nur Peak-Werte von gut 500 MByte/s in der Datentransferrate. Vorteile verschafft sich SDRAM darum erst im Betrieb mit Taktraten jenseits der 66 MHz. Die 100-MHz-SDRAMs können alle 10 ns Daten liefern. Der maximale Speicherdurchsatz bei einem 64-Bit-System schraubt sich bei den PC100-Modulen auf 800 MByte/s hoch. PC133-SDRAM ist für den Betrieb mit 133 MHz ausgelegt. Die Bandbreite hat mit 1,06 GByte/s erneut eine Barriere durchbrochen.
Die Praxis
Die Unterschiede der Systemleistung in der Praxis fallen allerdings geringer aus: Gerade mal zwölf Prozent bringt die Steigerung von 66 auf 100 MHz Bustaktfrequenz - bei gleichem Prozessortakt. Der Wert ist mit dem Applikations-Benchmark Sysmark 98 auf einem Pentium-II-300-System ermittelt. Die Erklärung für die geringe Steigerung ist einfach: Speicherzugriffe unter Windows 98 laufen zu 90 Prozent über den viel schnelleren L2-Cache ab. Auf einen ständigen Hauptspeicherzugriff wird verzichtet. Die höhere Bandbreite von 100-MHz-SDRAM fällt durch den L2-Cache weniger ins Gewicht. Gleichzeitig mit der Einführung der SDRAM-Module begann aber auch die Verwirrung um diese neue Speichergeneration. Da ist die Rede von verschiedenen Zugriffszeiten, die Module laufen nicht in jeden Board, und viele Speicherhersteller kochten ihr eigenes Süppchen. Und Intels Versuch, durch die PC100-Spezifikation für eine Vereinheitlichung bei der Herstellung und Kennzeichnung der Module zu sorgen, gelang nur teilweise.