DDR-SDRAM

Double Data Rata = DDR

Die nächste Stufe in der SDRAM-Entwicklung mit einem deutlichen Performance-Sprung sind  DDR-SDRAMs. Sie besitzen auch den Namen SDRAM II. Intern sind sie aus vier unabhängigen Bänken aufgebaut, die parallel Anweisungen abarbeiten können. Das Prinzip der DDR-SDRAMs beruht auf der Erweiterung der Bandbreite durch Nutzung beider Taktflanken. Anders als bei normalem SDRAM, werden Daten nicht mehr nur bei der steigenden, sondern auch mit der fallenden Taktflanke übertragen. Bei gleichem Systemtakt verdoppelt sich der Datendurchsatz gegenüber SDRAM.

Durch den Datentransfer bei beiden Flanken des Taktsignals sind Laufzeitverzögerungen sehr kritisch. Im Gegensatz zu SDRAM, nutzt DDR-SDRAM deshalb für die Synchronisierung des Datentransfers nicht nur den normalen Systemtakt, sondern ein zusätzliches so genanntes bidirektionales Strobe-Signal DQS. Das parallel zu den Daten laufende Signal dient dem Chipsatz und dem Speicher als Referenz, um korrespondierende Daten zu holen. Der grundlegende Nutzen von DQS ist das Ermöglichen eines Highspeed-Datentransfers für jeden Datenpin. Dies geschieht durch die Reduzierung von Zugriffszeit und Laufzeitverzögerung zwischen Speicher und Chipsatz. Außerdem ist durch das Strobe-Signal ein leichtes Abdriften des Bustaktes zwischen Chipsatz und Speicher unproblematisch.

Durch die Nutzung beider Taktflanken verdoppelt sich der Datendurchsatz bei DDR-SDRAM. Um das exakte Timing zwischen Daten-Strobe-Signal DQS und Daten DQ zu ermöglichen, müssen beide die gleichen physikalischen Bedingungen, wie Leiterbahnlänge und -kapazität vorfinden. änderungen in der Umgebung durch Temperatur- oder Spannungsschwankungen wirken sich deshalb auf DQS und DQ gleichermaßen aus. Damit ist sichergestellt, dass es während eines Datentransfers zwischen Chipsatz und Speicher keine zusätzliche Timing-Probleme gibt. Ein stabiler Highspeed-Betrieb ist durch diese Zusatzkontrolle sicherer, als durch die Synchronisation des globalen Systemtaktes. Bei einem Lesebefehl generiert und steuert das DDR-SDRAM das bidirektionale Strobe-Signal und zeigt dem Chipsatz mit der steigenden und fallenden Flanke die gültigen Daten DQ an. Umgekehrt verhält es sich bei einem Schreibvorgang. Jetzt generiert und steuert der Chipsatz das Strobe-Signal und signalisiert damit dem Speicher die einzulesenden Daten mit beiden Flanken. Beim Schreiben müssen die Daten beim jeweiligen Flankenwechsel des DQS schon am Datenpin des Speichers anliegen. Bei Bustaktfrequenzen von 100 und 133 MHz erhöht sich die Bandbreite von DDR-SDRAM auf maximal 1,6 bzw. 2,1 GByte/s. Diese Spitzenwerte in der Transferrate von PC200/266-Modulen sind natürlich nur zwischen Chipsatz und Speicher möglich. Der weitere Transfer der Daten zum Prozessor oder der Grafikkarte via AGP-Bus entspricht den Transferraten von PC100/133-SDRAM. Moderne Chipsätze können durch ihre Pipeline-Architektur die eingelesenen Daten puffern und an verschiedene Empfänger abgeben. Deutliche Performance-Vorteile sind deshalb in sehr speicher- und grafikintensiven Multitasking-Umgebungen zu erwarten.

DDR-SDRAMs basieren auf Standard-SDRAM und verwenden ebenfalls DIMM-Platinen für Speichermodule. Die Integration in bestehende Mainboard-Architekturen fällt somit leicht.

Zurück zum Start WEITER ZURÜCK